CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - verilog 滤波器

搜索资源列表

  1. Code_for_MedianFilter33.rar

    1下载:
  2. 3x3中值滤波器的FPGA实现(VERILOG),3x3 median filter FPGA implementation (VERILOG)
  3. 所属分类:图形图像处理(光照,映射..)

    • 发布日期:2012-12-01
    • 文件大小:53547
    • 提供者:tom
  1. filter_verilog.rar

    0下载:
  2. 用verilog实现的低通滤波器,输入输出精度为64位,并附有测试程序。,Use verilog to achieve a low-pass filter, input and output accuracy of 64, together with testing procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:83336
    • 提供者:周峰
  1. FIRde-verilog-shixian

    0下载:
  2. 有符号DA算法的FIR滤波器的Verilog实现-A symbol of the algorithm of DA FIR filters Verilog realized
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4035
    • 提供者:紫微
  1. butterworth_iir_verilog.rar

    0下载:
  2. 基于butterworth的iir滤波器的verilog代码,已经通过测试。,err
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:10199
    • 提供者:张堃
  1. cic512.rar

    0下载:
  2. 5阶cic滤波器,抽取12倍,的verilog程序,已经通过仿真验证,一、具有很高的速率,5-order CIC filter, collected 12 times the Verilog procedures are by simulation, one with a very high rate
  3. 所属分类:source in ebook

    • 发布日期:2017-04-02
    • 文件大小:1101
    • 提供者:xiebin
  1. 18a

    0下载:
  2. 匹配滤波器设计,VERILOG实现的,比较好的哦-Matched filter design, VERILOG implementation, and better oh
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:51416
    • 提供者:洪依
  1. filter

    0下载:
  2. 如何利用verilog设计数字滤波器 包含低通滤波器,带通滤波器,高通滤波器.-how to design a digit filter with Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3245110
    • 提供者:jefferson
  1. LMS_filter

    2下载:
  2. verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:350313
    • 提供者:rayax
  1. fir_16

    0下载:
  2. fir滤波器-verilog,基于verilog的fir滤波器源码-fir filter-verilog, the fir filter based on the Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:742835
    • 提供者:zhc
  1. cic_comb

    0下载:
  2. cic滤波器的Verilog实现 cic滤波器的Verilog实现-cic滤波器的Verilog实现
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-03
    • 文件大小:1057
    • 提供者:lianghailong70
  1. iir

    1下载:
  2. 基于verilog HDL的IIR数字滤波器的实现-Verilog HDL-based implementation of the IIR digital filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-15
    • 文件大小:4096
    • 提供者:
  1. IIR_Filter_8

    0下载:
  2. verilog实现8阶的iir滤波器。对于刚学习verilog的朋友来说是一个易懂的学习资料。-verilog order to achieve the iir filter 8. For just learning verilog friend is a easy to understand learning materials.
  3. 所属分类:source in ebook

    • 发布日期:2017-03-28
    • 文件大小:826
    • 提供者:zh
  1. LPF

    0下载:
  2. IIR低通滤波器,matlab与verilog程序完全对应-iir low pass filter matlab result fully match the verilog output.
  3. 所属分类:matlab

    • 发布日期:2017-03-25
    • 文件大小:101472
    • 提供者:石乐
  1. farrow

    0下载:
  2. 通信中常用的Farrow滤波器的Verilog实现-Communications of the Farrow filter used in the realization of the Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:618
    • 提供者: 王王
  1. fir_lms

    3下载:
  2. 基于FPGA的自适应滤波器的实现。采用Verilog编程,2阶滤波器。-FPGA-based realization of the adaptive filter. Using Verilog programming, 2-order filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:11944
    • 提供者:田文军
  1. fir

    0下载:
  2. 比较简单的16位fir滤波器,16阶,Verilog编写-Simple 16-bit fir filter, 16 bands, Verilog prepared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-14
    • 文件大小:2048
    • 提供者:刘安
  1. dpll

    3下载:
  2. 基于Verilog的数字锁相环。包括三个模块,数字鉴相器DPD、数字环路滤波器DLF、数控振荡器 DCO三部分构成-Verilog-based digital PLL. Consists of three modules, the digital phase detector DPD, digital loop filter DLF, digitally controlled oscillator DCO three parts
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-27
    • 文件大小:668875
    • 提供者:栾帅
  1. c19_CICfilter

    0下载:
  2. 精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计-Proficient in verilog HDL source language programming of 5- CIC Integrator Comb Filter Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1184
    • 提供者:李平
  1. fir

    0下载:
  2. 本设计用verilog代码实现FIR滤波器!-Verilog code of the design FIR filters to achieve!
  3. 所属分类:DSP program

    • 发布日期:2017-03-28
    • 文件大小:1229
    • 提供者:yuming
  1. median

    1下载:
  2. 用verilog编辑的中值滤波器!语言旁表有注释方便理解!-Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-05
    • 文件大小:1775543
    • 提供者:yuming
« 1 23 4 5 6 7 8 9 10 ... 15 »
搜珍网 www.dssz.com